## 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 9月20日

号 出 Application Number:

特願2002-274807

[ST. 10/C]:


[JP2002-274807]

出 願 人 Applicant(s):

カシオ計算機株式会社

2003年 8月

特許庁長官 Commissioner, Japan Patent Office



書類名

特許願

【整理番号】

02-0700-00

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/60

H01L 23/28

H01L 27/14

【発明者】

【住所又は居所】

東京都八王子市石川町2951番地の5

カシオ計算機株式会社八王子研究所内

【氏名】

定別当 裕康

【特許出願人】

【識別番号】

000001443

【氏名又は名称】

カシオ計算機株式会社

【代理人】

【識別番号】

100073221

【弁理士】

【氏名又は名称】

花輪 義男

【手数料の表示】

【予納台帳番号】

057277

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0015435

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体パッケージおよびその製造方法

### 【特許請求の範囲】

【請求項1】 一の面にデバイス領域を有するとともに該デバイス領域に接続される接続パッドを有する半導体基板と、該半導体基板の一の面側に設けられた支持基板と、前記半導体基板の他の面側に設けられた外部電極と、一部が前記半導体基板の周囲に延出され、前記接続パッドと前記外部電極とを電気的に接続する接続手段とを具備することを特徴とする半導体パッケージ。

【請求項2】 請求項1に記載の発明において、前記接続手段は前記半導体 基板の他の面側に延出された再配線を含むことを特徴とする半導体パッケージ。

【請求項3】 請求項1に記載の発明において、前記接続手段は、一端部が前記接続パッドに接続され、他端部が前記半導体基板の周囲に延出された接続用配線を有することを特徴とする半導体パッケージ。

【請求項4】 請求項3に記載の発明において、前記接続用配線はめっきにより形成された金属層を含むことを特徴とする半導体パッケージ。

【請求項5】 請求項3に記載の発明において、前記接続用配線は前記半導体基板の一の面に密着する部分を有することを特徴とする半導体パッケージ。

【請求項6】 請求項3に記載の発明において、前記接続用配線は前記支持 基板に密着して形成されていることを特徴とする半導体パッケージ。

【請求項7】 請求項3に記載の発明において、前記接続パッドと前記接続用配線との間に突起状の接続電極を有することを特徴とする半導体パッケージ。

【請求項8】 請求項3に記載の発明において、前記半導体基板の周囲に延出された前記接続用配線を含む前記半導体基板の他の面と前記再配線との間に絶縁膜が設けられていることを特徴とする半導体パッケージ。

【請求項9】 請求項2に記載の発明において、前記接続手段は、前記支持 基板の前記半導体基板との対向面に設けられ、一端部が前記接続パッドに接続され、他端部が前記半導体基板の周囲に延出された接続用配線と、該接続用配線の 他端部上に設けられた柱状電極とを有し、前記柱状電極に前記再配線が接続されていることを特徴とする半導体パッケージ。 【請求項10】 請求項9に記載の発明において、前記半導体基板の周囲に延出された前記接続用配線および前記柱状電極を含む前記半導体基板の他の面と前記再配線との間に絶縁膜が設けられていることを特徴とする半導体パッケージ。

【請求項11】 請求項2に記載の発明において、前記再配線の接続パッド 部上に前記外部電極が設けられ、該外部電極を除いて前記再配線を含む前記半導 体基板の他の面側を覆うように絶縁膜が設けられていることを特徴とする半導体 パッケージ。

【請求項12】 請求項11に記載の発明において、前記外部電極は柱状であり、該柱状の外部電極上に半田ボールが設けられていることを特徴とする半導体パッケージ。

【請求項13】 請求項1に記載の発明において、前記デバイス領域は光電変換デバイス領域であることを特徴とする半導体パッケージ。

【請求項14】 請求項1に記載の発明において、前記支持基板はガラス基板であることを特徴とする半導体パッケージ。

【請求項15】 請求項14に記載の発明において、前記半導体基板と前記ガラス基板との間に透明接着層または透明封止膜が設けられていることを特徴とする半導体パッケージ。

【請求項16】 一の面に複数のデバイス領域を有するとともに該各デバイス領域に接続されるそれぞれ複数の接続パッドを有するウエハ状態の半導体基板の一の面上に複数の接続用配線をその各一端部を対応する前記接続パッドに接続させて且つその各他端部が対応する前記接続パッドの外側に延出されるように形成する工程と、

前記複数の接続用配線を含む前記半導体基板の一の面に支持基板を配置する工程と、

前記デバイス領域間において少なくとも前記複数の接続用配線の各他端部に対応する部分における前記半導体基板を除去して前記複数の接続用配線の各他端部を露出させる工程と、

前記各接続用電極の他端部に電気的に接続される外部電極を形成する工程と、

前記デバイス領域間における前記支持基板を切断して前記外部電極を備えた前 記半導体基板を有する半導体パッケージを複数個得る工程とを有することを特徴 とする半導体パッケージの製造方法。

【請求項17】 請求項16に記載の発明において、前記デバイス領域間において少なくとも前記複数の接続用配線の各他端部に対応する部分における前記半導体基板を除去する前に、前記半導体基板の他の面側を研磨して前記半導体基板を薄型化する工程を有することを特徴とする半導体パッケージの製造方法。

【請求項18】 複数の半導体パッケージに対応するサイズの支持基板の一の面の複数の半導体基板搭載領域内の周辺部から該各半導体基板搭載領域の周囲にかけてそれぞれ接続用配線を形成するとともに前記各半導体基板搭載領域の周囲に形成された前記接続用配線上に柱状電極を形成する工程と、

各々が前記支持基板との対向面にデバイス領域を有するとともに該デバイス領域の周囲に接続電極を有する複数の半導体基板を前記支持基板の複数の半導体基板搭載領域上にそれぞれ配置するとともに前記各半導体基板の接続電極を対応する前記支持基板の各半導体基板搭載領域内の周辺部に形成された前記各接続用配線に接続する工程と、

前記各柱状電極に電気的に接続される外部電極を形成する工程と、

前記半導体基板間における前記支持基板を切断して前記外部電極を備えた前記 半導体基板を有する半導体パッケージを複数個得る工程とを有することを特徴と する半導体パッケージの製造方法。

【請求項19】 請求項18に記載の発明において、前記複数の半導体基板を前記支持基板の複数の半導体基板搭載領域上にそれぞれ配置した後に、前記柱状電極を含む前記半導体基板の他の面を覆うように絶縁膜を形成し、該絶縁膜の表面側および前記半導体基板の他の面側を研磨して前記半導体基板を薄型化するとともに前記柱状電極の上面を露出させる工程を有することを特徴とする半導体パッケージの製造方法。

【請求項20】 請求項16~18のいずれかに記載の発明において、外部電極は、前記半導体基板の他の面側に延出される再配線を形成し、該再配線上に形成することを特徴とする半導体パッケージの製造方法。

【請求項21】 請求項20に記載の発明において、前記再配線の接続パッド部上に前記外部電極を形成する工程と、該外部電極を除いて前記再配線を含む前記半導体基板の他の面側を覆うように絶縁膜を形成する工程とを有することを特徴とする半導体パッケージの製造方法。

【請求項22】 請求項21に記載の発明において、前記外部電極上に半田 ボールを形成する工程を有することを特徴とする半導体パッケージの製造方法。

【請求項23】 請求項16~18のいずれかに記載の発明において、前記 デバイス領域は光電変換デバイス領域であることを特徴とする半導体パッケージ の製造方法。

【請求項24】 請求項16~18に記載の発明において、前記支持基板はガラス基板であることを特徴とする半導体パッケージの製造方法。

【請求項25】 請求項24に記載の発明において、前記半導体基板と前記ガラス基板との間に透明接着層または透明封止膜を形成する工程を有することを特徴とする半導体パッケージの製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は半導体パッケージおよびその製造方法に関する。

 $[0\ 0\ 0\ 2]$ 

#### 【従来の技術】

従来の半導体パッケージ、特に、主面側にCCD(電荷結合素子)またはトランジスタ等の光感応性素子が形成された半導体基板に関するものとしては、セラミック基板上に低融点ガラスを介し、リードフレームおよびウインドフレームが固着され、セラミック基板上にCCDロングチップが固定された後にCCDロングチップ上の電極と内部リード、凹部付の内部リード先端部とを金属細線により電気的に接続し、熱硬化型樹脂を介してキャップを固定している(例えば、特許文献 1 参照。)。

また、EPROM、CCDおよび他の光ICデバイス用の集積回路ダイであって、金属化されたバイアが貫通する基板を有し、この集積回路ダイは、この基板

の第1の表面に取着し、金属化されたバイアと電気的に接続し、接着性ビートをこのダイの周りの基板に塗り、このビートが、ダイの側面、ダイの上側の第1の表面の周辺部、およびボンディングワイヤを覆い、透明な封入材料の層を、ビートで形成されたキャビティ内のダイに堆積させ、この封入材料を硬化し、パッケージの外側表面を形成しているものもある(例えば、特許文献2参照。)。

### [0003]

## 【特許文献1】

特開平4-246852号公報(第1頁、図1)

#### 【特許文献2】

特表2001-516956号公報(第1頁、図1)

### $[0\ 0\ 0\ 4]$

### 【発明が解決しようとする課題】

ところで、上記前段の従来の半導体パッケージでは、外部リードを備えているため、厚型化してしまうという問題があった。一方、上記後段の従来の半導体パッケージでは、金属化されたバイアが貫通する基板を有しているため、すなわち基板が両面配線構造でスルーホール導通部を有しているため、スルーホール導通部の形成が大変であり、特に、基板がガラス基板であると、スルーホール導通部の形成が極めて困難であるという問題があった。また、基板上にダイを1つずつ搭載する方法であるため生産性が低いものであった。

そこで、この発明は、スルーホール導通部を有せず、薄型化することができる 半導体パッケージおよびその製造方法を提供することを目的とする。

また、この発明は、複数の半導体パッケージを一括して製造することができる 半導体パッケージの製造方法を提供することを目的とする。

#### [0005]

#### 【課題を解決するための手段】

請求項1に記載の発明は、一の面にデバイス領域を有するとともに該デバイス領域に接続される接続パッドを有する半導体基板と、該半導体基板の一の面側に設けられた支持基板と、前記半導体基板の他の面側に設けられた外部電極と、一部が前記半導体基板の周囲に延出され、前記接続パッドと前記外部電極とを電気

的に接続する接続手段とを具備することを特徴とするものである。

請求項2に記載の発明は、請求項1に記載の発明において、前記接続手段は前 記半導体基板の他の面側に延出された再配線を含むことを特徴とするものである

請求項3に記載の発明は、請求項1に記載の発明において、前記接続手段は、 一端部が前記接続パッドに接続され、他端部が前記半導体基板の周囲に延出され た接続用配線を有することを特徴とするものである。

請求項4に記載の発明は、請求項3に記載の発明において、前記接続用配線は めっきにより形成された金属層を含むことを特徴とするものである。

請求項5に記載の発明は、請求項3に記載の発明において、前記接続用配線は 前記半導体基板の一の面に密着する部分を有することを特徴とするものである。

請求項6に記載の発明は、請求項3に記載の発明において、前記接続用配線は 前記支持基板に密着して形成されていることを特徴とするものである。

請求項7に記載の発明は、請求項3に記載の発明において、前記接続パッドと前記接続用配線との間に突起状の接続電極を有することを特徴とするものである。

請求項8に記載の発明は、請求項3に記載の発明において、前記半導体基板の 周囲に延出された前記接続用配線を含む前記半導体基板の他の面と前記再配線と の間に絶縁膜が設けられていることを特徴とするものである。

請求項9に記載の発明は、請求項2に記載の発明において、前記接続手段は、 前記支持基板の前記半導体基板との対向面に設けられ、一端部が前記接続パッド に接続され、他端部が前記半導体基板の周囲に延出された接続用配線と、該接続 用配線の他端部上に設けられた柱状電極とを有し、前記柱状電極に前記再配線が 接続されていることを特徴とするものである。

請求項10に記載の発明は、請求項9に記載の発明において、前記半導体基板の周囲に延出された前記接続用配線および前記柱状電極を含む前記半導体基板の他の面と前記再配線との間に絶縁膜が設けられていることを特徴とするものである。

請求項11に記載の発明は、請求項2に記載の発明において、前記再配線の接

7/

続パッド部上に前記外部電極が設けられ、該外部電極を除いて前記再配線を含む 前記半導体基板の他の面側を覆うように絶縁膜が設けられていることを特徴とす るものである。

請求項12に記載の発明は、請求項11に記載の発明において、前記外部電極は柱状であり、該柱状の外部電極上に半田ボールが設けられていることを特徴とするものである。

請求項13に記載の発明は、請求項1に記載の発明において、前記デバイス領域と 域は光電変換デバイス領域であることを特徴とするものである。

請求項14に記載の発明は、請求項1に記載の発明において、前記支持基板はガラス基板であることを特徴とするものである。

請求項15に記載の発明は、請求項14に記載の発明において、前記半導体基板と前記ガラス基板との間に透明接着層または透明封止膜が設けられていることを特徴とするものである。

請求項16に記載の発明は、一の面に複数のデバイス領域を有するとともに該各デバイス領域に接続されるそれぞれ複数の接続パッドを有するウエハ状態の半導体基板の一の面上に複数の接続用配線をその各一端部を対応する前記接続パッドに接続させて且つその各他端部が対応する前記接続パッドの外側に延出されるように形成する工程と、前記複数の接続用配線を含む前記半導体基板の一の面に支持基板を配置する工程と、前記デバイス領域間において少なくとも前記複数の接続用配線の各他端部に対応する部分における前記半導体基板を除去して前記複数の接続用配線の各他端部を露出させる工程と、前記各接続用電極の他端部に電気的に接続される外部電極を形成する工程と、前記デバイス領域間における前記支持基板を切断して前記外部電極を備えた前記半導体基板を有する半導体パッケージを複数個得る工程とを有することを特徴とするものである。

請求項17に記載の発明は、請求項16に記載の発明において、前記デバイス 領域間において少なくとも前記複数の接続用配線の各他端部に対応する部分にお ける前記半導体基板を除去する前に、前記半導体基板の他の面側を研磨して前記 半導体基板を薄型化する工程を有することを特徴とするものである。

請求項18に記載の発明は、複数の半導体パッケージに対応するサイズの支持

基板の一の面の複数の半導体基板搭載領域内の周辺部から該各半導体基板搭載領域の周囲にかけてそれぞれ接続用配線を形成するとともに前記各半導体基板搭載領域の周囲に形成された前記接続用配線上に柱状電極を形成する工程と、各々が前記支持基板との対向面にデバイス領域を有するとともに該デバイス領域の周囲に接続電極を有する複数の半導体基板を前記支持基板の複数の半導体基板搭載領域上にそれぞれ配置するとともに前記各半導体基板の接続電極を対応する前記支持基板の各半導体基板搭載領域内の周辺部に形成された前記各接続用配線に接続する工程と、前記各柱状電極に電気的に接続される外部電極を形成する工程と、前記半導体基板間における前記支持基板を切断して前記外部電極を備えた前記半導体基板を有する半導体パッケージを複数個得る工程とを有することを特徴とするものである。

請求項19に記載の発明は、請求項18に記載の発明において、前記複数の半導体基板を前記支持基板の複数の半導体基板搭載領域上にそれぞれ配置した後に、前記柱状電極を含む前記半導体基板の他の面を覆うように絶縁膜を形成し、該絶縁膜の表面側および前記半導体基板の他の面側を研磨して前記半導体基板を薄型化するとともに前記柱状電極の上面を露出させる工程を有することを特徴とするものである。

請求項20に記載の発明は、請求項16~18のいずれかに記載の発明において、外部電極は、前記半導体基板の他の面側に延出される再配線を形成し、該再配線上に形成することを特徴とするものである。

請求項21に記載の発明は、請求項20に記載の発明において、前記再配線の接続パッド部上に前記外部電極を形成する工程と、該外部電極を除いて前記再配線を含む前記半導体基板の他の面側を覆うように絶縁膜を形成する工程とを有することを特徴とするものである。

請求項22に記載の発明は、請求項21に記載の発明において、前記外部電極上に半田ボールを形成する工程を有することを特徴とするものである。

請求項23に記載の発明は、請求項16~18のいずれかに記載の発明において、前記デバイス領域は光電変換デバイス領域であることを特徴とするものである。

請求項24に記載の発明は、請求項16~18に記載の発明において、前記支持基板はガラス基板であることを特徴とするものである。

請求項25に記載の発明は、請求項24に記載の発明において、前記半導体基板と前記ガラス基板との間に透明接着層または透明封止膜を形成する工程を有することを特徴とするものである。

そして、この発明によれば、一の面にデバイス領域を有するとともに該デバイス領域に接続される接続パッドを有する半導体基板の一の面側に支持基板を設け、他の面側に外部電極を設けているので、薄型化することができ、また接続パッドと外部電極とを電気的に接続する接続手段の一部を半導体基板の周囲に延出させているので、スルーホール導通部を有しない構造とすることができる。また、複数の半導体基板に対して接続手段および外部電極の形成を一括して行うことができるので、生産性を向上することができる。

### [0006]

### 【発明の実施の形態】

### (第1実施形態)

図1はこの発明の第1実施形態としての半導体パッケージの断面図を示したものである。この半導体パッケージは、シリコン基板(半導体基板)1を備えている。シリコン基板1の下面中央部にはCCDやフォトダイオード、フォトトランジスタ等の素子を含む光電変換デバイス領域2が設けられている。

#### [0007]

シリコン基板1の下面周辺部にはアルミニウム系金属等からなる複数の接続パッド3が光電変換デバイス領域2に接続されて設けられている。接続パッド3の中央部を除くシリコン基板1の下面には酸化シリコン等からなる絶縁膜4が設けられている。接続パッド3の中央部は、絶縁膜4に形成された開口部5を介して露出されている。

### [0008]

シリコン基板1の上面およびその周囲にはポリイミド等からなる絶縁膜6が設けられている。この場合、シリコン基板1の周囲に設けられた絶縁膜6の下面はシリコン基板1の下面に設けられた絶縁膜4の下面とほぼ面一となっている。

## [0009]

絶縁膜4の開口部5を介して露出された接続パッド3の下面からその周囲における絶縁膜6の下面の所定の箇所にかけて下地金属層7aおよび該下地金属層7a下に設けられた上層金属層7bからなる接続用配線7が設けられている。すなわち、接続用配線7の一端部はシリコン基板1の接続パッド3に接続され、他端部はシリコン基板1の周囲に延出されている。

## [0010]

接続用配線7を含むシリコン基板1および絶縁膜6の下面には透明なエポキシ 系樹脂等からなる透明接着層8を介して支持基板としてのガラス基板9が設けら れている。したがって、ガラス基板9のサイズはシリコン基板1のサイズよりも やや大きくなっている。

#### $[0\ 0\ 1\ 1]$

絶縁膜6の接続用配線7の他端部に対応する部分には開口部10が設けられている。開口部10を介して露出された接続用配線7の他端部上面から絶縁膜6の上面の所定の箇所にかけて下地金属層11aおよび該下地金属層11a上に設けられた上層金属層11bからなる再配線11が設けられている。

#### $[0\ 0\ 1\ 2]$

再配線11の接続パッド部上面には柱状電極(外部電極)12が設けられている。再配線11を含む絶縁膜6の上面にはエポキシ系樹脂等からなる封止膜(絶縁膜)13がその上面が柱状電極12の上面とほぼ面一となるように設けられている。柱状電極12の上面には半田ボール14が設けられている。

#### [0013]

次に、この半導体パッケージの製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)1上に複数の光電変換デバイス領域2、アルミニウムからなる接続パッド3および酸化シリコンからなる絶縁膜4が設けられ、接続パッド3の中央部が絶縁膜4に形成された開口部5を介して露出されたものを用意する。この場合、シリコン基板1の厚さは図1に示す場合よりもある程度厚くなっている。

#### $[0\ 0\ 1\ 4]$

次に、図3に示すように、開口部5を介して露出された接続パッド3の上面を 含む絶縁膜4の上面全体に下地金属層7aを形成する。この場合、下地金属層7 含む絶縁膜4の上面全体に下地金属層7aを形成する。この場合、下地金属層7 aは、無電解メッキにより形成された銅層のみからなっているが、スパッタにより形成された銅層のみであってもよく、またスパッタにより形成されたチタン等り形成された銅層のみであってもよく、またスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する下地金属層11aの場合も同様である。

次に、下地金属層 7 a の上面にメッキレジスト膜 2 1をパターン形成する。この場合、接続用配線 7 形成領域に対応する部分におけるメッキレジスト膜 2 1 にの場合、接続用配線 7 形成されている。次に、下地金属層 7 a をメッキ電流路として銅は開口部 2 2 が形成されている。次に、下地金属層 7 a をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜 2 1 の開口部 2 2 内の下地金属層 7 a の上面に上層金属層 7 b を形成する。

次に、メッキレジスト膜21を剥離し、次いで、上層金属層7bをマスクとして下地金属層7aの不要な部分をエッチングして除去すると、図4に示すようにて下地金属層7b下にのみ下地金属層7aが残存され、この残存された下地金属、上層金属層7b下にのみ下地金属層7aが残存され、この残存された下地金属である。

次に、図5に示すように、接続用配線7を含む絶縁膜4の上面全体に透明なエポキシ系樹脂等からなる透明接着層8を介してガラス基板9を貼り付ける。次にポキシ系樹脂等かの上下を逆転し、次いで、図6に示すように、シリコン基板1、図5に示すものの上下を逆転し、次いで、図6に示すように、シリコン基板1の光電変換デバイス領域2形成面とは反対側の上面を適宜に研磨し、シリコン基の光電変換デバイス領域2形成面とは反対側の上面を適宜に研磨し、シリコン基板1の厚さが50 $\mu$ m程度となるように板1を薄型化する。例えば、シリコン基板1の厚さが50 $\mu$ m程度となるようにする。

次に、ウエハサイズのシリコン基板1のうちの図1に示すシリコン基板1に対応しない不要な部分およびその下面の絶縁膜4を、図7に示すように、ダイシングやエッチング等により除去する。したがって、この状態では、シリコン基板1

の周囲に配置された接続用配線7および透明接着層8の上面は露出され、この露 出面は絶縁膜4の下面とほぼ面一となる。

#### [0019]

次に、図8に示すように、シリコン基板1の周囲に配置された接続用配線7および透明接着層8を含むシリコン基板1の上面全体に感光性ポリイミド等からなる絶縁膜6をパターン形成する。この場合、絶縁膜6の接続用配線7の他端部に対応する部分には開口部10が形成されている。

### [0020]

次に、図9に示すように、開口部10を介して露出された接続用配線7の他端部を含む絶縁膜6の上面全体に下地金属層11aを無電解メッキにより形成する。次に、下地金属層11aの上面にメッキレジスト膜23をパターン形成する。この場合、再配線11形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層11aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜23の開口部24内の下地金属層11aの上面に上層金属層11bを形成する。次に、メッキレジスト膜23を剥離する。


#### [0021]

次に、図10に示すように、上層金属層7bを含む下地金属層7aの上面にメッキレジスト膜25をパターン形成する。この場合、柱状電極12形成領域に対応する部分におけるメッキレジスト膜25には開口部26が形成されている。次に、下地金属層11aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜25の開口部26内の上層金属層11bの接続パッド部上面に柱状電極12を形成する。

## [0022]

次に、メッキレジスト膜25を剥離し、次いで、柱状電極12および上層金属層11bをマスクとして下地金属層11aの不要な部分をエッチングして除去すると、図11に示すように、上層金属層11b下にのみ下地金属層11aが残存され、この残存された下地金属層11aおよびその上面全体に形成された上層金属層11bにより再配線11が形成される。





次に、図12に示すように、柱状電極12および再配線11を含む絶縁膜6の上面全体にエポキシ系樹脂からなる封止膜13をその厚さが柱状電極12の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極12の上面は封止膜13によって覆われている。次に、封止膜13および柱状電極12の上面側を適宜に研磨し、図13に示すように、柱状電極12の上面を露出させ、且つ、この露出された柱状電極12の上面を含む封止膜13の上面を平坦化する。

#### [0024]

次に、図14に示すように、柱状電極12の上面に半田ボール14を形成する。この場合、柱状電極12と半田ボール14の接合強度を確保するため、半田ボール14を形成する前に、柱状電極12の表面に生じたばりをエッチングにより除去したり、酸化防止のためのめっき処理、あるいはフラックス塗布等の前処理を行ってもよい。この前処理により柱状電極12の上面と封止膜13の上面とは、多少、凹凸を生じたとしても、ほぼ同一面を維持することができる。

#### [0025]

次に、図15に示すように、互いに隣接するシリコン基板1間において、封止 膜13、絶縁膜6、透明接着層8およびガラス基板9を切断すると、図1に示す 半導体パッケージが複数個得られる。

#### [0026]

このようにして得られた半導体パッケージでは、シリコン基板1の光電変換デバイス2形成面に透明接着層8を介して外装基板としてのガラス基板9を設け、シリコン基板1の光電変換デバイス2形成面とは反対側の面に絶縁膜6、再配線11、柱状電極12、封止膜13および半田ボール14を設けているので、外部リードを有する場合と比較して、薄型化することができる。

#### [0027]

また、シリコン基板1の接続パッド3と再配線11とを電気的に接続する接続用配線7の他端部をシリコン基板1の周囲に設けているので、スルーホール導通部を有しない構造とすることができる。





また、柱状電極12を有しているので、この半導体パッケージを半田ボール14を介して回路基板(図示せず)上に搭載した後において、シリコン基板1と回路基板との熱膨張係数差に起因する応力を柱状電極12である程度緩和することができる。

#### [0029]

さらに、上記製造方法では、ウエハ状態のシリコン基板1に対して、接続用配線7の形成、透明接着層8を介してのガラス基板9の貼り付け、絶縁膜6、再配線11、柱状電極12、封止膜13および半田ボール14の形成を一括して行い、その後に分断して複数個の半導体パッケージを得ているので、生産性を向上することができる。

## [0030]

なお、上述の第1実施形態では、光電変換デバイス領域2を有するシリコン基板1に設けられた複数の接続パッド3に接続される接続用配線7をシリコン基板1をベース部材として形成するものであったが、予めガラス基板9に接続用配線7を形成しておき、該接続用配線7に光電変換デバイス領域2を有するシリコン基板1に設けられた複数の接続パッド3を接続することもできる。以下、このような方法の一実施形態を示す。

#### [0031]

#### (第2実施形態)

図16はこの発明の第2実施形態としての半導体パッケージの断面図を示したものである。この半導体パッケージの主たる特徴は、シリコン基板1の接続パッド3上に設けられた下地金属層30上に設けられたバンプ電極(接続電極)31をガラス基板9上に設けられた下地金属層7aおよび上層金属層7bからなる接続用配線7の一端部上に接続し、シリコン基板1とガラス基板9との間に透明なエポキシ系樹脂等からなる透明封止膜32を設け、接続用配線7の他端部上に設けられた柱状電極33上に下地金属層11aおよび上層金属層11bからなる再配線11を接続し、シリコン基板1の周囲における接続用配線7および柱状電極33をエポキシ系樹脂等からなる封止膜(絶縁膜)34で覆ったことである。

#### [0032]

次に、この半導体パッケージの製造方法の一例について説明する。まず図17に示すように、複数の半導体パッケージに対応するサイズ、好適な一実施例をあげれば、第1実施形態と同様、ウエハの大きさに対応するサイズのガラス基板9の上面に、それぞれ下地金属層7aおよび上層金属層7bからなる接続用配線7を、上記ウエハに設けられた光電変換デバイス領域2に接続された各接続パッド3に対応する位置からその周縁部に延出されるように形成し、引き続いて、各接続用配線7の周縁部側の一端部上に柱状電極33を形成する。

## [0033]

接続用配線7および柱状電極33の形成方法は、図11に関して説明した方法が適用できる。図17において、柱状電極33が形成された接続用電極7の各1組の間には、光電変換デバイス領域2に接続された各接続パッド3が形成されたシリコン基板が搭載されるシリコン基板搭載領域が設けられる。

#### [0034]

次に、図18に示すように、ガラス基板9の複数の半導体基板搭載領域上にそれぞれシリコン基板1を搭載して各接続用配線7に接続する。但し、この場合、シリコン基板1上には、光電変換デバイス領域2、各接続パッド3、絶縁膜4の他、各接続パッド4上に下地金属層30およびバンプ電極31が形成されている。下地金属層30およびバンプ電極31は既に知られた方法で形成すればよい。

#### [0035]

そして、シリコン基板1の下面周辺部に設けられたバンプ電極31をシリコン 基板搭載領域内の周辺部に形成された接続用配線7上にボンディングして接続す る。この場合も、シリコン基板1の厚さは図16に示す場合よりもある程度厚く なっている。また、この場合には、光電変換デバイス領域2等を備えたシリコン 基板1として良品のみを用いる。次に、シリコン基板1とガラス基板9との間に 透明なエポキシ系樹脂からなる封止膜32を充填して形成する。

## [0036]

次に、図19に示すように、シリコン基板1、接続用配線7および柱状電極3 3を含むガラス基板9の上面全体をエポキシ系樹脂からなる封止膜34で覆う。 次に、封止膜34、シリコン基板1および柱状電極33の上面側を適宜に研磨し、図20に示すように、シリコン基板1および柱状電極33の上面を露出させるとともにシリコン基板1を薄型化し、且つ、露出されたシリコン基板1および柱状電極33の上面を含む封止膜34の上面を平坦化する。

## [0037]

次に、図21に示すように、シリコン基板1、柱状電極33および封止膜34の上面全体に感光性ポリイミド等からなる絶縁膜6をパターン形成する。この場合、絶縁膜6の柱状電極33の上面中央部に対応する部分には開口部10が形成されている。

## [0038]

次に、図9~図14にそれぞれ示す製造工程を経ることにより、図22に示すように、下地金属層11aおよび上層金属層11bからなる再配線11、柱状電極12、封止膜13および半田ボール14を形成する。この場合、再配線11は開口部10を介して柱状電極33の上面に接続される。次に、図23に示すように、互いに隣接するシリコン基板1間において、封止膜13、絶縁膜6、封止膜34およびガラス基板9を切断すると、図16に示す半導体パッケージが複数個得られる。

## [0039]

このようにして得られた半導体パッケージでは、シリコン基板1の光電変換デバイス2形成面に透明封止膜32を介して外装基板としてのガラス基板9を設け、シリコン基板1の光電変換デバイス2形成面とは反対側の面に絶縁膜6、再配線11、柱状電極12、封止膜13および半田ボール14を設けているので、外部リードを有する場合と比較して、薄型化することができる。

## [0040]

また、シリコン基板1の接続パッド3と再配線11とを電気的に接続する接続 用配線7の一部および柱状電極33をシリコン基板1の周囲に設けているので、 支持部材にスルーホール導通部を有しない構造とすることができる。

## [0041]

また、柱状電極12を有しているので、この半導体パッケージを半田ボール1



4を介して回路基板(図示せず)上に搭載した後において、シリコン基板1と回路基板との熱膨張係数差に起因する応力を柱状電極12である程度緩和することができる。

## [0042]

さらに、上記製造方法では、複数の半導体パッケージに対応するサイズのガラス基板9に対して、接続用配線7および柱状電極33の形成、シリコン基板1の搭載、透明封止膜32、封止膜34、絶縁膜6、再配線11、柱状電極12、封止膜13および半田ボール14の形成を一括して行い、その後に分断して複数個の半導体パッケージを得ているので、生産性を向上することができる。

## [0043]

## (その他の実施形態)

上記各実施形態では、再配線 1 1 の接続パッド部上に設けられた柱状電極 1 2 上に半田ボール 1 4 を設けているが、これに限定されるものではない。例えば、図 2 4 に示すこの発明の他の実施形態のように、再配線 1 1 を含む絶縁膜 6 の上面全体に、再配線 1 1 の接続パッド部に対応する部分に開口部 4 1 を有する絶縁膜 4 2 をパターン形成し、開口部 4 2 内およびその上に半田ボール 1 4 を再配線 1 1 の接続パッド部に接続させて形成するようにしてもよい。

## [0044]

また、上記各実施形態では、半導体基板に光電変換デバイスが形成されているものとしたが、光電変換デバイスに限らず、メモリ用や制御用の集積回路、あるいはセンサ素子等が形成されているデバイスにも適用可能である。

## [0045]

## 【発明の効果】

以上説明したように、この発明によれば、一の面にデバイス領域を有するとともに該デバイス領域に接続される接続パッドを有する半導体基板の一の面側に支持基板を設け、他の面側に外部電極を設けているので、薄型化することができ、また接続パッドと外部電極とを電気的に接続する接続手段の一部を半導体基板の周囲に延出させているので、スルーホール導通部を有しない構造とすることができる。また、複数の半導体基板に対して接続手段および外部電極の形成を一括し

て行うことができるので、生産性を向上することができる。

## 【図面の簡単な説明】

## 図1

この発明の第1実施形態としての半導体パッケージの断面図。

## 【図2】

図1に示す半導体パッケージの製造方法の一例において、当初用意したものの断面図。

## 【図3】

図2に続く製造工程の断面図。

【図4】

図3に続く製造工程の断面図。

【図5】

図4に続く製造工程の断面図。

【図6】

図5に続く製造工程の断面図。

【図7】

図6に続く製造工程の断面図。

図8】

図7に続く製造工程の断面図。

【図9】

図8に続く製造工程の断面図。

【図10】

図9に続く製造工程の断面図。

【図11】

図10に続く製造工程の断面図。

【図12】

図11に続く製造工程の断面図。

【図13】

図12に続く製造工程の断面図。

【図14】

図13に続く製造工程の断面図。

【図15】

図14に続く製造工程の断面図。

【図16】

この発明の第2実施形態としての半導体パッケージの断面図。

【図17】

図16に示す半導体パッケージの製造方法の一例において、当初の製造工程の断面図。

【図18】

図17に続く製造工程の断面図。

【図19】

図18に続く製造工程の断面図。

【図20】

図19に続く製造工程の断面図。

【図21】

図20に続く製造工程の断面図。

【図22】

図21に続く製造工程の断面図。

【図23】

図22に続く製造工程の断面図。

【図24】

この発明の他の実施形態としての半導体パッケージの断面図。

【符号の説明】

- 1 シリコン基板
- 2 光電変換デバイス領域
- 3 接続パッド
- 4 絶縁膜
- 6 絶縁膜


- 7 接続用配線
- 8 透明接着層
- 9 ガラス基板
- 11 再配線
- 12 柱状電極
- 13 封止膜
- 14 半田ボール
- 31 バンプ電極
- 3 2 封止膜
- 33 柱状電極
- 3 4 封止膜




【書類名】

図面


【図1】









【図3】




# 【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



# [図11]







図12]



【図13】



[図14]



【図15】







図16]




【図17】




[図18]




【図19】




【図20】




【図21】




【図22】



【図23】



【図24】



【書類名】 要約書

【要約】

【課題】 CCD等の光電変換デバイス領域を備えた半導体パッケージを薄型化し、且つ、その生産性を向上する。

【解決手段】 複数の半導体パッケージに対応するサイズのガラス基板 9 上の透明接着層 8 上には、下面に光電変換デバイス領域 2 を有するシリコン基板 1 が相互に離間して接着されている。この場合、シリコン基板 1 の下面周辺部およびその周囲には接続用配線 7 がシリコン 1 の接続パッド 3 に接続されて設けられている。そして、絶縁膜 6、再配線 1 1、柱状電極 1 2、封止膜 1 3 および半田ボール 1 4 を形成した後に、シリコン基板 1 間において切断し、光電変換デバイス領域 2 を備えた半導体パッケージを複数個得る。

【選択図】 図14

## 認定・付加情報

特許出願の番号

特願2002-274807

受付番号

5 0 2 0 1 4 1 1 2 3 5

書類名

特許願

担当官

第五担当上席 0094

作成日

平成14年 9月24日

<認定情報・付加情報>

【提出日】

平成14年 9月20日

## 特願2002-274807

## 出願人履歴情報

## 識別番号

[000001443]

1. 変更年月日 [変更理由] 第

1990年 8月10日

住 所

新規登録

氏 名

東京都新宿区西新宿2丁目6番1号カシオ計算機株式会社

2. 変更年月日 [変更理由]

1998年 1月 9日

住所変更

住 所氏 名

東京都渋谷区本町1丁目6番2号

カシオ計算機株式会社

ĺ